Nokia: Experience in Adopting HLS and HLV Methodology
Ever increasing requirements for shorter time to market and better resource usage are challenging us to explore different ways on how to improve our design and verification methodology. One of the solutions Nokia has explored is raising abstraction level in both RTL design and verification with the help of High-Level Synthesis and Verification tools.
講演者の紹介
Eerik Niskanen
IP verification lead in Nokia Digital Front End ASIC
Eerik has been working in Nokia since 2019. He is currently focusing on UVM and High Level Verification and is a key member of HLS core team for Digital Front End SoCs.
関連情報
モデルベースのワイヤーハーネス製造
データ交換を自動化し、設計ルールを通じて専門ナレッジを収集する、モデルベースのワイヤーハーネス製造エンジニアリングフローの詳細をご覧ください。
複数領域をまたぐ設計アプローチで設計を加速
複数領域をまたぐ設計で、複雑な重機設計のサイロ化を解消します。詳細はこちら
重機設計の熱管理の課題を解決
シミュレーションを活用して重機の開発サイクルを短縮します。システム・シミュレーション、完全CFDシミュレーション、システム-CFDハイブリッド・シミュレーションを組み合わせた統合型モデリング・ソフトウェアです。