GVT／フラッター認証のプロセスを合理化して、より速く、より安全な初飛行を実現
航空機の認証では、航空機が「フライトエンベロープ全域でフラッター現象を起こさない」ことを実証する必要があります。フラッター試験は、航空機プログラムの重大なマイルストーンです。遅延さらには大惨事を防止するするために、万全に準備して臨む必要があります。
フラッター試験に合格するには、航空機のフルスケールモーダル試験 (GVT) で検証済みの動的CAEモデルを使用することが前提です。こうした地上振動試験は、初飛行前に必須のステップです。シミュレーションを使用すれば、最適な構造実装方法などの貴重な知見を取得して、試験から素早く最大限に情報を引き出すことができます。その後、効率的な相関／更新ツールを使用して、正確なフラッターシミュレーション・モデルを全飛行条件で作成し、飛行およびフラッター試験のスケジュールを決めます。
このウェビナーでは、シミュレーションとテストを組み合わせた手法を使用すると、なぜ構造力学／フラッター試験要件の検証プロセスが加速するのかを説明しています。
学べる内容:
- 地上振動試験の効率的な準備と実行
- フラッター予測で使用する正確な力学モデルの作成
- フラッター試験の安全な実行
関連情報
Infineon & Coseda: Facelifting a SystemC System Level Model Towards Physical Prototype – Adoption of High-Level-Synthesis
Infineon & Coseda present on the adoption of High-Level-Synthesis at an existing SystemC system level model.
STMicroelectronics: A Common C++ and UVM Verification Flow of High-Level IP
STMicro presents a unified way to integrate the definition of RTL and C functional coverage and assertion (reducing the coding effort) and a method to add constraints to the random values generated in UVMF.
CEA: Bridging the Gap Between Neural Network Exploration and Hardware Implementation
CEA presents a methodology that bridges the open-source DL framework N2D2 and Catapult HLS to help reducing the design process of hardware accelerators, making it possible to keep pace with new AI algorithms.
High-Level Synthesis & Advanced RTL Power Optimization – Are you still missing out?
Discover how C++ & SystemC/MatchLib HLS is more than just converting SystemC to RTL. In the RTL Design space, we will cover our technology for Power Optimization with PowerPro Designer & Optimizer.
Alibaba: Innovating Agile Hardware Development with Catapult HLS
At the IP level, an ISP was created within a year using Catapult, a task impossible using traditional RTL. To reduce dependency on designer experience, Alibaba introduced an AI-assisted DSE tool.