Webinar on-demand

Come agevolare il processo di certificazione GVT e flutter ed effettuare il primo volo più rapidamente e in sicurezza

Condividi

Come agevolare il processo di certificazione GVT e flutter ed effettuare il primo volo più rapidamente e in sicurezza

Dimostrare che un velivolo è esente da flutter nell'intero inviluppo di volo è un requisito necessario per la certificazione dell'aeromobile. Ciò rappresenta una tappa fondamentale nell’aviazione; pertanto bisognerebbe essere adeguatamente preparati al fine di evitare ritardi o, peggio, potenziali catastrofi.

Un prerequisito fondamentale, per qualsiasi campagna di test di flutter di successo, è disporre di un buon modello CAE dinamico, validato tramite test modale sull’intero velivolo (GVT, Ground Vibration Test). Le verifica delle vibrazioni su velivoli a terra costituisce un punto fondamentale verso l’esecuzione del primo volo. La simulazione, inoltre, è in grado di fornire informazioni preziose su come equipaggiare al meglio la struttura e ottenere le informazioni dalla campagna nel più breve tempo possibile. Strumenti efficaci di correlazione e updating del modello consentono di ottenere simulazioni accurate di flutter in qualsiasi condizione di volo e determinare piani di volo e di flutter.

Partecipa al webinar e scopri come un approccio combinato di simulazione e test può aiutarti ad accelerare il processo di verifica relativo alla dinamica strutturale e ai requisiti di flutter.

Scoprirai come:

  • Preparare e condurre in modo efficiente test di vibrazioni su velivoli a terra
  • Realizzare modelli dinamici precisi per prevedere i fenomeni di flutter
  • Effettuare in sicurezza i test sui fenomeni di flutter

Risorse correlate

Infineon & Coseda: Facelifting a SystemC System Level Model Towards Physical Prototype – Adoption of High-Level-Synthesis
Webinar

Infineon & Coseda: Facelifting a SystemC System Level Model Towards Physical Prototype – Adoption of High-Level-Synthesis

Infineon & Coseda present on the adoption of High-Level-Synthesis at an existing SystemC system level model.

STMicroelectronics: A Common C++ and UVM Verification Flow of High-Level IP
Webinar

STMicroelectronics: A Common C++ and UVM Verification Flow of High-Level IP

STMicro presents a unified way to integrate the definition of RTL and C functional coverage and assertion (reducing the coding effort) and a method to add constraints to the random values generated in UVMF.

CEA: Bridging the Gap Between Neural Network Exploration and Hardware Implementation
Webinar

CEA: Bridging the Gap Between Neural Network Exploration and Hardware Implementation

CEA presents a methodology that bridges the open-source DL framework N2D2 and Catapult HLS to help reducing the design process of hardware accelerators, making it possible to keep pace with new AI algorithms.

High-Level Synthesis & Advanced RTL Power Optimization – Are you still missing out?
Webinar

High-Level Synthesis & Advanced RTL Power Optimization – Are you still missing out?

Discover how C++ & SystemC/MatchLib HLS is more than just converting SystemC to RTL. In the RTL Design space, we will cover our technology for Power Optimization with PowerPro Designer & Optimizer.

Alibaba: Innovating Agile Hardware Development with Catapult HLS
Webinar

Alibaba: Innovating Agile Hardware Development with Catapult HLS

At the IP level, an ISP was created within a year using Catapult, a task impossible using traditional RTL. To reduce dependency on designer experience, Alibaba introduced an AI-assisted DSE tool.