HW Acceleration with High-Level Synthesis
Embedded systems continue to see increasing demands for compute capability. Processor speeds however are not increasing sufficiently to meet these demands. One approach is to move functions from software running on general purpose CPU into bespoke hardware accelerators. Hardware accelerators have much greater parallelism and reduce data movement, enabling them to dramatically exceed the performance and efficiency of software. This session will introduce High-Level Synthesis, a technology that allows a developer to take a C++ function and automatically compile it into an RTL hardware description, suitable to be deployed into an ASIC or FPGA.
講演者の紹介
Richard Langridge
AE Manager
Richard Langridge works for Siemens EDA as an Application Engineering Manager. Richard has more than 30 years of experience in EDA and design, ranging from RTL Synthesis and Low-Power to High-Level Synthesis (HLS) and Formal Methods. Richard manages Low-Power engagements in a variety of Semiconductor customers.
関連情報
新製品のコスト、持続可能性、品質、スピードのバランスをとる
NPIプロセスは時間がかかり、複雑になる可能性があります。 この電子ブックを入手して、新製品をより迅速かつ効率的に設計、製造する方法をご覧ください。
適切なデジタルツールで新製品の導入を加速
機械部品/機器メーカーが現在直面しているトレンドと課題の詳細を確認し、新しい高品質の製品をより早く、よりコスト効率よく市場に投入する方法をご覧ください
新製品の導入で卓越した品質を実現
設計から製造に至るまで品質管理プロセスを統合し始めましょう。新製品導入のための品質改善プロセスの導入をどこから始めればよいかについて、この電子ブックをご覧ください。