온디맨드 웨비나

Nokia: Experience in Adopting HLS and HLV Methodology

예상 소요 시간: 13분

공유

Title slide from Nokia: Experience in Adopting High-Level Synthesis and High-Level Verification Methodology

Ever increasing requirements for shorter time to market and better resource usage are challenging us to explore different ways on how to improve our design and verification methodology. One of the solutions Nokia has explored is raising abstraction level in both RTL design and verification with the help of High-Level Synthesis and Verification tools.

발표자 소개

Nokia

Eerik Niskanen

IP verification lead in Nokia Digital Front End ASIC

Eerik has been working in Nokia since 2019. He is currently focusing on UVM and High Level Verification and is a key member of HLS core team for Digital Front End SoCs.

관련 자료

중소기업을 지원하는 가속화 엔지니어링 솔루션의 이점
Video

중소기업을 지원하는 가속화 엔지니어링 솔루션의 이점

중소기업을 지원하는 가속화 엔지니어링 솔루션의 이점

SMB(중소기업)를 위한 엔지니어링 가속화 솔루션
E-book

SMB(중소기업)를 위한 엔지니어링 가속화 솔루션

Siemens의 엔지니어링 가속화(Accelerated Engineering) 솔루션을 통해 SMB(중소기업)는 제품 출시 기간을 단축하고 품질을 향상할 수 있습니다. 본 eBook에서 자세히 알아보십시오.

개념에서 제조에 이르는 설계자의 여정
Infographic

개념에서 제조에 이르는 설계자의 여정

개념에서 제조에 이르기까지 Siemens Digital Industries Software를 기반으로 구성된 완전한 4단계의 설계자 여정을 알아보십시오.