온디맨드 웨비나

High-Level Synthesis Verification Technologies and Techniques

예상 소요 시간: 17분

공유

Picture of session's intro slide

When designing with High-Level Synthesis (HLS) many have questions regarding verification. Waiting to verify until you have post-HLS RTL is too late and too inefficient. This session will describe applying known and trusted static, formal and dynamic approaches to verification performed at the C++ or SystemC HLS level of abstraction.

발표자 소개

Siemens EDA

David Aerne

Verification Technologist

Dave Aerne is a Verification Technologist within the Calypto Systems Division, focusing on HLV (High-Level Verification) solutions. His particular areas of expertise are the UVM and Verification IP. Prior to joining the EDA industry, he gained over 18 years of SoC Design and Verification experience in various roles at semiconductor companies and fabless startups. Dave received a BSCompE from the University of Illinois at Urbana-Champaign and a MSCompE from National Technological University in Fort Collins, Colorado.

관련 자료

정확한 단일 BOM(Bill of Materials)을 생성하는 보다 효율적인 방법
E-book

정확한 단일 BOM(Bill of Materials)을 생성하는 보다 효율적인 방법

통합 BOM 소프트웨어가 있는 최신 PLM 솔루션을 통해 BOM 관리를 간소화할 수 있습니다.

방법 가이드: 보다 효율적인 설계 엔지니어링 협업
E-book

방법 가이드: 보다 효율적인 설계 엔지니어링 협업

설계 팀 간 보다 효율적인 엔지니어링 협업 및 ECAD MCAD 조정 방법 가이드 엔지니어링 생산성을 높이십시오. 혁신을 추진하십시오.

방법 가이드: 설계 릴리스 및 신속한 엔지니어링 설계 검토
E-book

방법 가이드: 설계 릴리스 및 신속한 엔지니어링 설계 검토

더 나은 제품 라이프사이클 관리로 오래 걸리는 엔지니어링 설계 검토 프로세스를 개선하여 설계 릴리스 기한을 맞추십시오.