온디맨드 웨비나

High-Level Synthesis Verification Technologies and Techniques

예상 소요 시간: 17분

공유

Picture of session's intro slide

When designing with High-Level Synthesis (HLS) many have questions regarding verification. Waiting to verify until you have post-HLS RTL is too late and too inefficient. This session will describe applying known and trusted static, formal and dynamic approaches to verification performed at the C++ or SystemC HLS level of abstraction.

발표자 소개

Siemens EDA

David Aerne

Verification Technologist

Dave Aerne is a Verification Technologist within the Calypto Systems Division, focusing on HLV (High-Level Verification) solutions. His particular areas of expertise are the UVM and Verification IP. Prior to joining the EDA industry, he gained over 18 years of SoC Design and Verification experience in various roles at semiconductor companies and fabless startups. Dave received a BSCompE from the University of Illinois at Urbana-Champaign and a MSCompE from National Technological University in Fort Collins, Colorado.

관련 자료

NX가 제너러티브 기술을 발전시키는 방법에 대해 알아보십시오
E-book

NX가 제너러티브 기술을 발전시키는 방법에 대해 알아보십시오

본 e-book을 통해 NX가 제너러티브 기술을 발전시키는 방법에 대해 알아보십시오

환경에 미치는 영향을 줄이기 위한 지속 가능성 설계
White Paper

환경에 미치는 영향을 줄이기 위한 지속 가능성 설계

업계 최고의 기술을 활용하여 지속 가능한 제품 설계 및 혁신을 실현하십시오.

스마트 제품 제너러티브 설계 및 시뮬레이션의 이점
Webinar

스마트 제품 제너러티브 설계 및 시뮬레이션의 이점

지금 웨비나를 시청하여 업계 인사이트와 NX CAD에서 디지털 트윈, 통합 시뮬레이션 및 기타 제품 설계 도구를 활용하는 방법을 알아보십시오.