GVT 및 플러터 인증을 간소화하고 최초 비행을 더욱 빠르게, 더욱 안전하게 실현하다
항공기가 전체 비행 한계에서 플러터 현상이 발생하지 않음을 입증하는 것은 항공기 인증을 받기 위한 필수 요건입니다. 이는 항공기 프로그램 상에서 매우 중요한 이정표이자 일정 상 지연이나 대참사가 일어나는 것을 막기 위해 철저히 준비해야 하는 부분이기도 합니다.
성공적인 플러터 테스트를 위한 전제 조건은 항공기 전체 스케일 모달 테스트 (GVT)를 통해 검증된 우수한 동적 CAE 모델을 갖추는 것입니다. 이러한 지상 진동 테스트는 최초 비행을 위한 중요한 과정이며, 시뮬레이션을 통해 최단 시간 내에 최상의 구조를 갖추고 가장 유용한 정보를 얻는 방법에 대한 중요한 인사이트를 확보할 수 있습니다. 효율적인 상관관계와 업데이트 도구는 항공기 및 플러터 일정을 결정하기 위해 모든 비행 조건 하에서의 정확한 플러터 시뮬레이션을 위한 모델을 구축합니다.
본 웨비나를 통해 통합 테스트 & 시뮬레이션 방식으로 구조 역학 성능 검증을 가속화하고 항공기 플러터 인증 프로세스를 안전하게 실시한 사례에 대해 알아보십시오.
다음에 대해 알아볼 수 있습니다:
- 효율적인 지상 진동 테스트 준비 및 실행
- 플러터 예측을 위한 정확한 동적 모델 구축
- 안전한 플러터 테스트 실행
관련 자료
Infineon & Coseda: Facelifting a SystemC System Level Model Towards Physical Prototype – Adoption of High-Level-Synthesis
Infineon & Coseda present on the adoption of High-Level-Synthesis at an existing SystemC system level model.
STMicroelectronics: A Common C++ and UVM Verification Flow of High-Level IP
STMicro presents a unified way to integrate the definition of RTL and C functional coverage and assertion (reducing the coding effort) and a method to add constraints to the random values generated in UVMF.
CEA: Bridging the Gap Between Neural Network Exploration and Hardware Implementation
CEA presents a methodology that bridges the open-source DL framework N2D2 and Catapult HLS to help reducing the design process of hardware accelerators, making it possible to keep pace with new AI algorithms.
High-Level Synthesis & Advanced RTL Power Optimization – Are you still missing out?
Discover how C++ & SystemC/MatchLib HLS is more than just converting SystemC to RTL. In the RTL Design space, we will cover our technology for Power Optimization with PowerPro Designer & Optimizer.
Alibaba: Innovating Agile Hardware Development with Catapult HLS
At the IP level, an ISP was created within a year using Catapult, a task impossible using traditional RTL. To reduce dependency on designer experience, Alibaba introduced an AI-assisted DSE tool.