Early Bird - 第29回: Basics編 その3 - 高位検証（HLV）が圧倒的に検証を効率化する理由

「Early Bird」ウェビナーシリーズでは、Catapult高位合成および高位検証プラットフォームやPowerPro RTLローパワー・ソリューション、Precision FPGA論理合成ソリューションなどを中心に、一歩先の未来を切り拓くユニークなEDAソリューションについて多角的に解説しています。

この度、お客様の幅広いニーズに対応するためのEaly Birdウェビナーの新しい取り組みとして、ツールに依存しない基本的な技術情報の発信を中心とした「Basics」編を始めることにいたしました。

シーメンスEDAのCalypto事業部では、高位合成および高位検証、パワー最適化ソリューションを中心とした高度なEDA技術をご紹介しておりますが、それらを有効にご利用いただくには、対象とする技術の「Basic=本質」をご理解いただくことが重要と考えております。また、設計上の課題を正しく特定するためにも該当分野の「Basic=本質」を正しく理解する必要があります。

Early BirdのBasics編では、CatapultやPowerProなどの様々な機能が何のために実装されているのか、それらの機能は設計課題を解決できるのか、他製品との違いは何なのかを正しく知るための「色あせない、本質的で、普遍的な技術情報」をお届けいたします。

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>概要</strong></span>

アルゴリズム・モデルを高位合成でハードウェア回路へ実装する際、高位検証（HLV）ツールによる検証効率化が生産性向上の鍵となります。この高位検証技術には、長年ハードウェア／RTL設計で活用されているコア技術、検証メソドロジと共通点があります。

そこでBasics編の第3回目となる本ウェビナーでは、アルゴリズム／ソフトウェア・エンジニアには馴染みの薄い、ハードウェア向け検証技術やメソドロジをご紹介するとともに、高位検証の基礎と「今使える高位検証技術」がどのようなものかについて解説いたします。前回のBasic編 その2「高位合成(HLS)でコード変更が必要になる理由（オンデマンドで視聴可能）」の続編として、両方の視聴をお勧めいたします。

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>プログラム</strong></span>

セッション: 高位検証（HLV）が圧倒的に検証を効率化する理由

• RTL設計フローにおける検証技術、メソドロジとは
• 検証技術、検証メソドロジ
  • シミュレーション検証
  • ランダム・シミュレーション
  • カバレッジ
  • フォーマル検証
• 検証言語
• 高位検証（HLV）のコア技術

Q&A

<span style="font-size:11px;">※ セッション内容は予告なく変更される場合がございます。あらかじめご了承ください。</span>

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>ウェビナーで学べること</strong></span>

• 高位設計、高位合成、高位検証に関する基礎知識
• C/C++による高位モデルと検証に関する基礎知識

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>対象</strong></span>

• Catapult最新版のコア技術と機能について理解を深めたいお客様
• C++からの高位設計の利用を検討されているお客様

<hr />