Early Bird 第30回: Basics編 その4 - シーケンシャル等価性検証入門

「Early Bird」ウェビナーシリーズでは、Catapult高位合成および高位検証プラットフォームやPowerPro RTLローパワー・ソリューション、Precision FPGA論理合成ソリューションなどを中心に、一歩先の未来を切り拓くユニークなEDAソリューションについて多角的に解説しています。

この度、お客様の幅広いニーズに対応するためのEaly Birdウェビナーの新しい取り組みとして、ツールに依存しない基本的な技術情報の発信を中心とした「Basics」編を始めることにいたしました。

シーメンスEDAのCalypto事業部では、高位合成および高位検証、パワー最適化ソリューションを中心とした高度なEDA技術をご紹介しておりますが、それらを有効にご利用いただくには、対象とする技術の「Basic=本質」をご理解いただくことが重要と考えております。また、設計上の課題を正しく特定するためにも該当分野の「Basic=本質」を正しく理解する必要があります。

Early BirdのBasics編では、CatapultやPowerProなどの様々な機能が何のために実装されているのか、それらの機能は設計課題を解決できるのか、他製品との違いは何なのかを正しく知るための「色あせない、本質的で、普遍的な技術情報」をお届けいたします。

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>概要</strong></span>

Early Bird Basics編の第4回目となる本ウェビナーからは、次回と合わせて２回連続で、高位フォーマル検証について解説いたします。

ハードウェア開発では、タイミング／パワー最適化、マイナーな修正といった、いわゆる「チョイ変」を伴う設計資産の再利用や高位合成など、様々な場面で元の設計と新しい設計の間で回路の順序性（シーケンス）に変化が生じることがあります。その変化の中にあっても、元の機能が維持されていることを網羅的に検証するのがシーケンシャル等価性検証です。

今回のウェビナーでは、シーケンシャル等価性検証の基本的な事柄について解説いたします。

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>プログラム</strong></span>

セッション: シーケンシャル等価性検証入門

1. シーケンシャル等価性検証技術の基礎
2. 高位設計とシーケンシャル等価性検証
3. まとめ

Q&A

<span style="font-size:11px;">※ セッション内容は予告なく変更される場合がございます。あらかじめご了承ください。</span>

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>ウェビナーで学べること</strong></span>

• シーケンシャル等価性検証の基本的な事柄
• Catapult Formalを利用するうえでの基礎知識

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>対象</strong></span>

• Catapult最新版のコア技術と機能について理解を深めたいお客様
• C++からの高位設計の利用を検討されているお客様

<hr />