Optimieren des Standschwingungsversuchs (GVT) und der Flatterzertifizierung, um den ersten Flug früher und sicherer durchzuführen
Nachzuweisen, dass ein Flugzeug während des gesamten Flugs nicht flattert, ist eine zwingende Voraussetzung bei der Flugzeugzertifizierung. Dies ist ein wichtiger Meilenstein des Flugzeugprogramms, der sehr gut vorbereitet werden muss, um Verzögerungen, oder schlimmer noch, eine Katastrophe zu vermeiden.
Voraussetzung für eine erfolgreiche Flattertestkampagne ist das passende dynamische CAE-Modell, das durch eine Modalprüfung (GVT) des Flugzeugs im Originalmaßstab validiert wurde. Ein solcher Standschwingungsversuch ist ein entscheidender Schritt auf dem Weg zum ersten Flug, und Simulation kann wertvolle Informationen dazu liefern, wie die Struktur bestmöglich instrumentiert werden kann, und wie möglichst viele Informationen in kürzester Zeit aus der Kampagne gewonnen werden können. Durch effiziente Korrelations- und Aktualisierungswerkzeuge wird das Modell für genaue Flattersimulationen unter allen Flugbedingungen vervollständigt, um Flug- und Flatterabläufe festzulegen.
In diesem Webinar erfahren Sie, wie Sie mit einem Ansatz, der Tests und Simulation kombiniert, den Verifizierungsprozess verbunden mit Strukturdynamiken und Flatteranforderungen beschleunigen können.
Sie erfahren, wie Sie:
- Standschwingungsversuche effizient vorbereiten und ausführen
- Genaue dynamische Modelle für Flatterprognosen erstellen
- Flatterprüfungen sicher durchführen
Verwandte Ressourcen
Infineon & Coseda: Facelifting a SystemC System Level Model Towards Physical Prototype – Adoption of High-Level-Synthesis
Infineon & Coseda present on the adoption of High-Level-Synthesis at an existing SystemC system level model.
STMicroelectronics: A Common C++ and UVM Verification Flow of High-Level IP
STMicro presents a unified way to integrate the definition of RTL and C functional coverage and assertion (reducing the coding effort) and a method to add constraints to the random values generated in UVMF.
CEA: Bridging the Gap Between Neural Network Exploration and Hardware Implementation
CEA presents a methodology that bridges the open-source DL framework N2D2 and Catapult HLS to help reducing the design process of hardware accelerators, making it possible to keep pace with new AI algorithms.
High-Level Synthesis & Advanced RTL Power Optimization – Are you still missing out?
Discover how C++ & SystemC/MatchLib HLS is more than just converting SystemC to RTL. In the RTL Design space, we will cover our technology for Power Optimization with PowerPro Designer & Optimizer.
Alibaba: Innovating Agile Hardware Development with Catapult HLS
At the IP level, an ISP was created within a year using Catapult, a task impossible using traditional RTL. To reduce dependency on designer experience, Alibaba introduced an AI-assisted DSE tool.