Zjednodušte GVT a certifikace vibrací a uskutečněte první let dříve a bezpečněji
Zásadním požadavkem pro certifikaci letadla je demonstrace, že se během celého letu nevyskytnou žádné problémy s nežádoucími vibracemi. To je zásadní krok v programu vývoje letadla a měl by být dobře připraven, aby nedošlo ke zpožděním ve vývoji nebo dokonce katastrofě při provozu.
Předpokladem úspěšného testování je dobrý dynamický CAE model ověřený pomocí modálního testování letadla ve skutečné velikost (GVT). Takový základní test vibrací je důležitým krokem na cestě k prvnímu letu a simulace mohou přinést hodnotný vhled do toho, jak co nejlépe ověřit konstrukci a získat co nejvíce informací v co nejkratším čase. Efektivní korelace a aktualizace nástrojů připraví model pro přesnou simulaci vibrací při libovolných letových podmínkách a umožní určit plán letu a vibrací.
Zúčastněte se tohoto webináře a podívejte se, jak vám může spojení simulace a testování pomoci vyhodnotit dynamické chování konstrukce a nežádoucí vibrace.
Podívejte se, jak:
- efektivně připravit a provést základní vibrační test
- vytvořit přesné dynamické modely předpovědi vibrací
- bezpečně provádět testy vibrací
Související zdroje informací
Infineon & Coseda: Facelifting a SystemC System Level Model Towards Physical Prototype – Adoption of High-Level-Synthesis
Infineon & Coseda present on the adoption of High-Level-Synthesis at an existing SystemC system level model.
STMicroelectronics: A Common C++ and UVM Verification Flow of High-Level IP
STMicro presents a unified way to integrate the definition of RTL and C functional coverage and assertion (reducing the coding effort) and a method to add constraints to the random values generated in UVMF.
CEA: Bridging the Gap Between Neural Network Exploration and Hardware Implementation
CEA presents a methodology that bridges the open-source DL framework N2D2 and Catapult HLS to help reducing the design process of hardware accelerators, making it possible to keep pace with new AI algorithms.
High-Level Synthesis & Advanced RTL Power Optimization – Are you still missing out?
Discover how C++ & SystemC/MatchLib HLS is more than just converting SystemC to RTL. In the RTL Design space, we will cover our technology for Power Optimization with PowerPro Designer & Optimizer.
Alibaba: Innovating Agile Hardware Development with Catapult HLS
At the IP level, an ISP was created within a year using Catapult, a task impossible using traditional RTL. To reduce dependency on designer experience, Alibaba introduced an AI-assisted DSE tool.