Early Bird - 第16回: NVIDIA MatchLibとCatapultによるSoCアーキテクチャ性能評価と高位検証のツボ

「Early Bird」ウェビナーシリーズでは、Catapult高位合成および高位検証プラットフォームやPowerPro RTLローパワー・ソリューション、Precision FPGA論理合成ソリューションなどを中心に、一歩先の未来を切り拓くユニークなEDAソリューションについて多角的に解説いたします。また、シーメンスEDA製品の紹介にとどまらず、5G、AI、IoT時代において、開発者の皆さまが新たな視点やインサイトを得るきっかけとなるような新しいテクノロジや業界動向について、社外講師を迎えての講演も積極的にお届けします。

平日の朝8時から9時までの1時間のウェビナー形式でお届けいたします。ぜひ、お気軽にご参加ください!

本ウェビナーでは、Catapult高位合成プラットフォームでのNVIDIA MatchLibの使用方法を、いくつかのAXI4 SOCデモ例を用いて具体的に解説いたします。

NVIDIA MatchLibは、SoCの設計と検証をより迅速に行うために開発された新しいオープンソース・ライブラリで、Catapult HLSによる高位合成に対応しています。NVIDIA MatchLibの重要な目的の１つは、SystemC/C++でSoCの機能だけでなく、ハードウェア・アーキテクチャの性能評価を高位で正確にモデル化を実現することです。これにより、設計者は、バスやメモリでの競合、調停戦略、最適なAXI4インターコネクト構造などの問題点を、RTLよりもはるかに高い抽象度で特定し解決することができます。さらに、SoCのシステムレベル検証の大部分は、RTLが作成される前にSystemC/C++で行うことができます。

NVIDIA MatchLibにアクセス

プログラム

セッション: NVIDIA MatchLibとCatapultによるSoCアーキテクチャ性能評価と高位検証のツボ

• Matchlibの概要
• Matchilibを利用した高位SoCアーキテクチャ性能評価
• Matchlibを利用した高位SoCシステムべレベル検証
• MatchLib & Catapultのデモ

Q&A

• Catapultによる高度な高位設計および検証手法
• C++ベースの高位設計、高位検証でのビット精度検証手法

• RTL設計よりも速い設計サイクルと低い検証コストを必要とする方
• 設計生産性を向上させる必要があるRTL設計・検証担当者
• RTLだけでは競争に勝てないかもしれないと懸念しているRTL設計者
• アルゴリズム開発者
• ハードウェア開発者