webinar na żądanie

Nokia: Experience in Adopting HLS and HLV Methodology

Szacowany czas: 13 min

Udostępnij

Title slide from Nokia: Experience in Adopting High-Level Synthesis and High-Level Verification Methodology

Ever increasing requirements for shorter time to market and better resource usage are challenging us to explore different ways on how to improve our design and verification methodology. One of the solutions Nokia has explored is raising abstraction level in both RTL design and verification with the help of High-Level Synthesis and Verification tools.

Poznaj naszego eksperta

Nokia

Eerik Niskanen

IP verification lead in Nokia Digital Front End ASIC

Eerik has been working in Nokia since 2019. He is currently focusing on UVM and High Level Verification and is a key member of HLS core team for Digital Front End SoCs.

Powiązane treści

Korzyści dla małych przedsiębiorstw wynikające z przyspieszenia procesów inżynieryjnych
Video

Korzyści dla małych przedsiębiorstw wynikające z przyspieszenia procesów inżynieryjnych

Korzyści dla małych przedsiębiorstw wynikające z przyspieszenia procesów inżynieryjnych

Platforma Accelerated Engineering dla małych i średnich przedsiębiorstw
E-book

Platforma Accelerated Engineering dla małych i średnich przedsiębiorstw

Platforma Accelerated Engineering (AE) firmy Siemens umożliwia małym i średnim przedsiębiorstwom (MŚP) poprawę jakości i szybsze wprowadzanie produktów na rynek. Przeczytaj ten e-book i dowiedz się więcej.

Droga projektanta od koncepcji do produkcji
Infographic

Droga projektanta od koncepcji do produkcji

Od koncepcji do produkcji: poznaj drogę projektanta składającą się z 4 kompletnych etapów obsługiwanych przez rozwiązania oferowane przez firmę Siemens Digital Industries Software.