컴퓨터 비전 – HLS를 활용하여 고성능 비전 처리를 위한 알고리즘에서 FPGA/ASIC 구현을 가속화하는 방법

최근 이미지 영상처리 및 인식 응용을 위한 컴퓨터 비전 및 딥 러닝 시장이 폭발적으로 발전했습니다. 자율주행 차량 개발을 추진함에 따라 의료, 산업, 에너지, 방위 및 자동차 등 다양한 산업분야에서 컴퓨터 비전 및 딥 러닝 기술에 이를 활용하고 있습니다. 대부분의 경우 이러한 알고리즘은 저전력을 요구함과 동시에 엄청난 양의 병렬 컴퓨팅 성능을 필요로 합니다. 이것을 하드웨어로 구현하는 것은 FPGA 또는 ASIC이 유일하며 실용적인 솔루션입니다. 그러나 이 시장에서 RTL의 개발 주기는 종종 제한적이며 빠른 변화에 적응하기 어렵습니다.

자율주행 차량 프로젝트의 비전 처리를 대상으로 하는 다양한 회사, 프로젝트 및 설계에서는 HLS(High-Level Synthesis, 상위수준합성)을 사용하고 있습니다. HLS는 복잡한 알고리즘을 효율적인 하드웨어 구현으로 바꾸는 가장 빠른 방법이며, 설계팀이 알고리즘이나 기능 사양 변경에 신속하게 대응하면서도 까다로운 일정을 맞출 수 있도록 하는 방법론을 제공합니다.

이 세션에서는 실제 비전 알고리즘 (HOG: Histogram of Oriented Gradients) 예시를 통해 HLS가 왜 이미지 처리 및 비전 응용 프로그램에 적합한지에 대한 기본 사항을 단계별로 설명합니다.

<br>

세션 내용

• FPGA 또는 ASIC 기술에서 HLS를 사용하여 컴퓨터 비전 알고리즘 예제를 구현하는 방법과 전력 및 성능에 대한 절충안 (완성된 참고 예시, 구성 요소 등을 사용해 살펴보겠습니다)
• HLS 플로우 품질측정, 커버리지에서 더 빠르고 완전한 검증 사인오프를 달성하는 방법 – 며칠~몇 주의 검증 시간 절약
• 딥 러닝 및 특히 컨볼루션 신경망을 위한 가속을 구현하기 위해 HLS를 적용할 수 있는 다양한 방법 (완성된 참고 예시, 구성 요소 등을 사용해 살펴보겠습니다.)

<br>

참석 대상

• HLS로의 이전에 관심이 있는 RTL 설계자 혹은 프로젝트 매니저
• 전력 및 성능 지표의 빠르고 정확한 탐색에 관심이 있는 이미지 처리, 컴퓨터 비전, 머신 및 딥 러닝 분야의 하드웨어 설계자 혹은 알고리즘 개발자
• 컴퓨터 비전 혹은 딥 러닝 시장을 위한 고성능 FPGA/ASIC IP를 신속히 생성하고자 하는 소수의 RTL 하드웨어 설계자와 다수의 SW 전문가로 구성된 새로운 프로젝트 팀

<br>