Infineon: HLS Formal Verification Flow Using Siemens Formal Verification
High-Level Synthesis (HLS) is design flow in which design intent is described at a higher level of abstraction such as SystemC/C++/Matlab/etc. HLS tools are expected to synthesize this code to RTL which can be input to the traditional RTL downstream flow (RTL / GDS) RTL lint / formal check tools cannot be run on HLS RTL (as the errors cannot be correlated to HLS source code) Onespin systemC/C++ extension DV help to overcome this challenge. This session will be presented by Siemens on behalf of Infineon Technologies AG.
발표자 소개
Vlada Kalinic
SystemC Product Specialist
Vlada Kalinic is the SystemC Product Specialist at Siemens EDA, and is involved in the evaluations with the new customers as well supporting the current portfolio of the customers to improve the current SystemC flows. Vlada has also another role, as Product Specialist of EC-FPGA in OneSpin. Vlada holds a master’s degree with honors in Electrical and Computer Engineering, Embedded Systems and Algorithms from the University of Novi Sad (Serbia). Prior to Mentor/Siemens, Vlada worked with OneSpin for 5+ years and was involved in various successful evaluations with SystemC and EC-FPGA customers.
관련 자료
2030년의 해양 산업: 디지털 선단의 모색
최고의 업계 분석가가 디지털 트윈 및 스마트 기술을 활용하여 선단 운영 최적화에 도움이 되는 통찰력을 확보할 수 있는 방법을 설명합니다.
2030년의 해양 산업: 디지털 해양 인력
디지털화는 해양 산업을 근본적으로 변화시키고 있습니다. 현실 기술을 사용하여 선박 운영, 승선원 교육을 개선하고 원격 지원을 활성화하는 방법을 알아보십시오.
해양 분야에 디지털 트윈 적용
해운업계는 난항을 겪고 있습니다. 경제적 불확실성이 포화 상태의 해운 시장에 계속해서 영향을 미치는 가운데, 선주와 운영자는 운영 가용성을 개선하고 운영 비용을 절감하여 이윤을 극대화해야 합니다. 동시에 정보 통신 기술(ICT)이 부상하면서 데이터 수집, 교환 및 분석 기술이 전례 없는 수준으로 향상되어 해운 회사와 조선소에 새로운 지평이 열리고 있습니다. 그렇다면, 해양 산업에서는 새롭게 다가오는 이...