AI/ML 가속기 설계의 상위수준 검증
개요
하드웨어 및 소프트웨어 설계에서 가장 빠르게 성장하는 분야 중 하나는 인공지능/머신러닝 (AI/ML)입니다. 자율주행 차량을 위한 컴퓨터 비전 (CV), 가상 개인 비서를 위한 음성 인식 등 다양한 자율 시스템에 대한 수요에 힘입어 더욱 빠르게 성장하고 있습니다.
이제 잠재적으로 충돌할 가능성이 있는 수많은 엄격한 설계 요구 사항을 충족시키기 위해 맞춤형 AI/ML 하드웨어 가속기가 등장하고 있습니다. 상위수준합성(High-Level Synthesis, HLS)은 RTL에서 이러한 설계를 효율적이고 신속히 구현하는 데 필요한 유연성과 추상화를 제공합니다. 그러나 C레벨에서 상위수준합성 작업 시, 많은 사람들은 검증이 어떻게 될 것인지 확인하고 싶어합니다. 포스트 HLS RTL까지 검증을 기다리는 것은 너무 늦고 비효율적입니다. 이 웨비나에서는 보다 높은 추상화 수준에서 포괄적인 검증을 빠르게 수행하면서도 잘 알려져 있고 신뢰할 수 있는 RTL 검증 기법을 소개합니다.
세션 내용
발표자 소개
이준석 부장
Consultant Application Engineer
이준석 부장은 Siemens EDA HLS 기술엔지니어입니다. C/C++/SystemC과 같은 상위수준으로 기술한 Function을 신속하고 효과적으로 RTL로 구현하는 Catapult HLS를 지원하고 있습니다. 특히 비디오 이미지 영상처리 및 AI/ML 분야의 어플리케이션의 HLS 구현에 많은 관심이 있습니다. 또한 RTL Hardware 설계 및 검증지원 엔지니어로 QuestaSim Logic Simulator 기술 지원 및 디버깅, Matrix Driven Coverage Closure, Formal Verification, SV/UVM을 지원하는 역할을 담당했습니다. 2015년 Siemens EDA에 합류하기 전에는 Mobile Camera Image Signal Processing(ISP), Memory Controller 설계, 메모리 최적화, 저전력 설계 등의 ASIC/SoC RTL 디자인 및 검증 엔지니어로 6년간 다양한 공정에서 IP개발 및 칩 양산 경험이 있습니다. 한양대학교 전자전기공학부 학사 및 박사수료의 학위를 소지하고 있습니다.