온디맨드 웨비나

High-Level Synthesis Verification Technologies and Techniques

예상 소요 시간: 17분

공유

Picture of session's intro slide

When designing with High-Level Synthesis (HLS) many have questions regarding verification. Waiting to verify until you have post-HLS RTL is too late and too inefficient. This session will describe applying known and trusted static, formal and dynamic approaches to verification performed at the C++ or SystemC HLS level of abstraction.

발표자 소개

Siemens EDA

David Aerne

Verification Technologist

Dave Aerne is a Verification Technologist within the Calypto Systems Division, focusing on HLV (High-Level Verification) solutions. His particular areas of expertise are the UVM and Verification IP. Prior to joining the EDA industry, he gained over 18 years of SoC Design and Verification experience in various roles at semiconductor companies and fabless startups. Dave received a BSCompE from the University of Illinois at Urbana-Champaign and a MSCompE from National Technological University in Fort Collins, Colorado.

관련 자료

최고의 제품 요구 사항 관리 도구로 제품 혁신을 간소화하는 전략
Webinar

최고의 제품 요구 사항 관리 도구로 제품 혁신을 간소화하는 전략

도메인 간 제품 개발을 위한 통합 방식으로 혁신을 촉진할 수 있는 요구사항 연결의 중요성에 대해 알아보시기 바랍니다.

Teamcenter X SaaS PLM이 제공하는 패스트 트랙
Video

Teamcenter X SaaS PLM이 제공하는 패스트 트랙

사용과 액세스가 쉬운 Teamcenter X SaaS PLM에 대해 알아보십시오.

PLM은 무엇이며, 왜 클라우드 PLM을 사용해야 할까요?
Infographic

PLM은 무엇이며, 왜 클라우드 PLM을 사용해야 할까요?

PLM 정의 클라우드 PLM으로 디지털 트윈을 효율적으로 관리해 혁신적인 제품을 시장에 더 빨리 선보이는 방법에 대해 알아보십시오. 자세히 알아보십시오.