온디맨드 웨비나

High-Level Synthesis Verification Technologies and Techniques

예상 소요 시간: 17분

공유

Picture of session's intro slide

When designing with High-Level Synthesis (HLS) many have questions regarding verification. Waiting to verify until you have post-HLS RTL is too late and too inefficient. This session will describe applying known and trusted static, formal and dynamic approaches to verification performed at the C++ or SystemC HLS level of abstraction.

발표자 소개

Siemens EDA

David Aerne

Verification Technologist

Dave Aerne is a Verification Technologist within the Calypto Systems Division, focusing on HLV (High-Level Verification) solutions. His particular areas of expertise are the UVM and Verification IP. Prior to joining the EDA industry, he gained over 18 years of SoC Design and Verification experience in various roles at semiconductor companies and fabless startups. Dave received a BSCompE from the University of Illinois at Urbana-Champaign and a MSCompE from National Technological University in Fort Collins, Colorado.

관련 자료

중장비를 위한 SPDM(시뮬레이션 프로세스 및 데이터 관리)
Webinar

중장비를 위한 SPDM(시뮬레이션 프로세스 및 데이터 관리)

간소화된 설계 검증 워크플로를 통해 엔지니어링 부서 간의 협업을 증진하고 효율을 높일 수 있습니다. 이 라이브 웨비나를 시청하십시오.

제품 설계 기술을 통한 효율성 및 프로세스의 가속화
E-book

제품 설계 기술을 통한 효율성 및 프로세스의 가속화

제품 설계 기술을 사용하여 출시 시간 단축하십시오. 다중영역 설계는 전기 및 전자 설계를 동시에 수행합니다.