온디맨드 웨비나

High-Level Synthesis Verification Technologies and Techniques

예상 소요 시간: 17분

공유

Picture of session's intro slide

When designing with High-Level Synthesis (HLS) many have questions regarding verification. Waiting to verify until you have post-HLS RTL is too late and too inefficient. This session will describe applying known and trusted static, formal and dynamic approaches to verification performed at the C++ or SystemC HLS level of abstraction.

발표자 소개

Siemens EDA

David Aerne

Verification Technologist

Dave Aerne is a Verification Technologist within the Calypto Systems Division, focusing on HLV (High-Level Verification) solutions. His particular areas of expertise are the UVM and Verification IP. Prior to joining the EDA industry, he gained over 18 years of SoC Design and Verification experience in various roles at semiconductor companies and fabless startups. Dave received a BSCompE from the University of Illinois at Urbana-Champaign and a MSCompE from National Technological University in Fort Collins, Colorado.

관련 자료

CPG 제조에서의 포뮬레이션 개발 최적화
Webinar

CPG 제조에서의 포뮬레이션 개발 최적화

포뮬레이션 개발 최적화를 소개하는 웨비나를 통해 CPG 제조에서 혁신 효율성을 높이는 방법에 대해 알아보십시오.

디지털화를 사용하여 종이, 잉크 및 에너지 소비를 줄여 지속 가능성 향상
Case Study

디지털화를 사용하여 종이, 잉크 및 에너지 소비를 줄여 지속 가능성 향상

디지털화를 사용하여 종이, 잉크 및 에너지 소비를 줄여 지속 가능성 향상

영상: 엔터프라이즈 레시피 관리 솔루션으로 소비재 산업의 레시피 개발 프로세스 간소화
Video

영상: 엔터프라이즈 레시피 관리 솔루션으로 소비재 산업의 레시피 개발 프로세스 간소화

Siemens Enterprise Recipe Management를 통해 몇 분 만에 레시피를 변환하고 확대하십시오. 생산을 간소화하고 시험 시간을 단축하십시오. Siemens 웨비나 영상을 시청하고 레시피 개발 프로세스를 혁신하십시오.