Siemens EDA Forum - 最新の高速通信プロトコルに対応する検証IPソリューション

近年の人工知能／機械学習（AI/ML）の発展を中心に、ハイパフォーマンス・コンピューティングやデータセンター／クラウドコンピューティング、軍事／航空宇宙、自動車など様々な領域で扱うデータ量は増大しており、高速で広帯域な通信が必要になっています。このような接続にはPCI ExpressやCXL（Compute Express Link）などの高速通信プロトコルが必須となります。

また微細化の限界により、従来の単一のSoCでは、消費電力、性能、面積に対する高い要求への対応が難しくなっており、これを解決するために複数のチップを組み合わせて1つのパッケージに収めるチップレットが急速に普及しています。UCIe（Universal Chiplet Interconnect expless）は、チップレット内の異なるチップ間の高速で効率的な通信を可能にするプロトコルです。

こういった高速通信プロトコルを備えたLSIの検証では、様々なユースケースに対応し、規格に準拠したテストシナリオを生成し、規格への準拠をモニタ・チェックする機能を備えた検証IPを使用することが一般的です。

本ウェビナーでは、Averyの買収でより広範な領域をカバーするようになったシーメンスEDAの検証IP（VIP）ポートフォリオをご紹介し、SystemVerilog/UVMを用いた検証IPの基本知識から、テストベンチの構築方法や、エラー・インジェクションなど様々なテストシナリオの生成、デバッグなどの主要な機能について解説いたします。複雑化するプロトコルの検証をいかに行うべきかお悩みの皆様に是非ご参加いただければと思います。

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>プログラム</strong></span>

セッション: 最新の高速通信プロトコルに対応する検証IPソリューション

• 通信プロトコル
• シーメンスEDAが提供する検証IP（VIP）の概要説明
• Avery VIP を構成するUVM
• VIPによるテストベンチ構築方法説明
• Visualiz
• その他の製品紹介（VICSなど）

Q&A

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>ウェビナーで学べること</strong></span>

• 最新の高度なインタフェースについて（UCIe, PCIe, CXL etc.）
• シーメンスEDA検証IPソリューションの幅広いポートフォリオ

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>対象</strong></span>

• 検証エンジニア、マネージャー
• ハードウェア設計エンジニア、マネージャー
• 設計検証環境支援エンジニア、マネージャー

<hr />