Early Bird 第33回: Catapult Ultraによる回路規模と消費電力のトレードオフ解析

「Early Bird」ウェビナーシリーズでは、Catapult高位合成および高位検証プラットフォームやPowerPro RTLローパワー・ソリューション、Precision FPGA論理合成ソリューションなどを中心に、一歩先の未来を切り拓くユニークなEDAソリューションについて多角的に解説しています。

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>概要</strong></span>

本ウェビナーでは、Catapult Ultraの高位合成機能による迅速な回路規模と電力のトレードオフ関係の確認方法をご紹介いたします。通常、ある機能の実装方法には複数の手法（アーキテクチャ）が存在します。どのアーキテクチャが回路規模が小さくなる、消費電力が少ないという一般的な知識を基に仕様を検討するのではなく、Catapult Ultraでは、実際に設計し計測することで数値で比較検討することが可能になります。

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>プログラム</strong></span>

セッション: Catapult Ultraによる回路規模と消費電力のトレードオフ解析

• Catapult Ultraの機能説明
• Catapult Ultraによる回路面積とパワーのトレードオフ解析

Q&A

<span style="font-size:11px;">※ セッション内容は予告なく変更される場合がございます。あらかじめご了承ください。</span>

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>ウェビナーで学べること</strong></span>

• Catapult Ultraによる高位設計手法
• Catapult Ultraのローパワー高位合成機能

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>対象</strong></span>

• Catapult最新版のコア技術と機能にういて理解を深めたいお客様
• ローパワー最適化にお悩みのお客様
• 高位でのローパワー設計に興味のあるお客様
• C++からの高位設計の利用を検討されているお客様

<hr />