Siemens EDA Forum - ハードウェア支援検証を実現するVeloce proFPGAのご紹介とケーススタディ

現代のチップデザインにおいて、ハードウェア支援検証（Hardware-Assisted Verification : HAV）の重要性は日ごとに大きくなっています。その理由として、

1. SW/HW協調開発によるSWの検証の早期化の要求
2. チップ設計規模と複雑さの増大によるシミュレーション時間の増加
3. ユーザ環境を想定したSWのワークロード解析の早期化の要求

などが挙げられます。 特に、多くの開発チームにとって、シミュレーション時間の増加は、大きな悩みの種であることに間違いはないでしょう。1つのシナリオで10時間以上かかるケースも少なくありません。シミュレーション環境の改善方針として、UVMの適用などによる検証品質の向上という方法がありますが、新たにUVM環境を構築する工数が発生し、日々の業務に影響を与えるリスクもあります。

シーメンスが提供するHAVラインナップの1つである「Veloce proFPGA」は、検証環境を大幅に変えることなく、検証時間を飛躍的に短縮します。具体的には、シミュレーションが数Hz程度の速度であるのに対し、proFPGAは数MHz～数十MHzの速度で動作します。 本ウェビナーでは、proFPGAの、検証時間短縮だけにとどまらない様々な特色を、実例やデモを交えてご紹介いたします。

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>プログラム</strong></span>

セッション: ハードウェア支援検証を実現するVeloce proFPGAのご紹介とケーススタディ

1. シミュレーションにおける課題とハードウェア支援検証の利点
2. Veloce proFPGAの概要
3. ケーススタディ
4. 新Veloceシリーズ・ラインナップのご紹介

Q&A

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>ウェビナーで学べること</strong></span>

• ハードウェア支援検証

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>対象</strong></span>

• 検証エンジニア、マネージャー
• ハードウェア設計エンジニア、マネージャー
• 設計検証環境支援エンジニア、マネージャー
• FPGA開発エンジニア、ソフトウェアエンジニア

<hr />