High-Level Synthesis Verification Technologies and Techniques
When designing with High-Level Synthesis (HLS) many have questions regarding verification. Waiting to verify until you have post-HLS RTL is too late and too inefficient. This session will describe applying known and trusted static, formal and dynamic approaches to verification performed at the C++ or SystemC HLS level of abstraction.
講演者の紹介
David Aerne
Verification Technologist
Dave Aerne is a Verification Technologist within the Calypto Systems Division, focusing on HLV (High-Level Verification) solutions. His particular areas of expertise are the UVM and Verification IP. Prior to joining the EDA industry, he gained over 18 years of SoC Design and Verification experience in various roles at semiconductor companies and fabless startups. Dave received a BSCompE from the University of Illinois at Urbana-Champaign and a MSCompE from National Technological University in Fort Collins, Colorado.
関連情報
2030年の海洋業界: スマート船舶を構築
IoTと解析を活用することで、造船会社の可能性は大きく広がります。今日の不確実な海洋業界をスマート船舶でナビゲートする方法を学びましょう。
海洋産業でデジタル・ツインを使う
海運業は厳しい局面を迎えています。不安定な経済が競争の激しい海運市場に影響を与え続けるなか、船主や運航会社は利益率を最大化するために運航の可用性向上と運航コスト削減を求められています。一方で、ICT (情報通信技術) の普及により、データの収集、交換、解析はかつてないレベルへと進化し、海運会社や造船会社に新たな可能性をもたらしています。では、海洋産業はこの新たに利用可能な大量のデータをどのように活用できるでしょうか。
2030年の海洋業界デジタル・フリートをナビゲート
業界のトップアナリストが「デジタル・ツインとスマート技術を活用して知見を取得し、フリートのオペレーションを最適化する方法」を説明します。