Early Bird - 第22回: LIVEデモ! PythonによるAIモデルのCatapultによるハードウェア実装

「Early Bird」ウェビナーシリーズでは、Catapult高位合成および高位検証プラットフォームやPowerPro RTLローパワー・ソリューション、Precision FPGA論理合成ソリューションなどを中心に、一歩先の未来を切り拓くユニークなEDAソリューションについて多角的に解説いたします。

本ウェビナーでは、深層学習（ディープラーニング）によるAIモデルをCatapultの高位検証と高位合成を利用することで、PPA等を考慮し効率的にハードウェア実装できることを解説します。深層学習プラットフォーム「Keras」を用いてPythonで記述されたモデル上で、ハード化に必要な量子化検討などを実施し、その結果に基づいたC++コード実装とCatapultによる高位合成のフローを解説します。対象とするAIモデルは、全体の過程を理解しやすいように、MNISTを利用した基本的な文字認識の深層学習モデルを利用いたします。

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>プログラム</strong></span>

セッション: LIVEデモ! PythonによるAIモデルのCatapultによるハードウェア実装

1. 概要説明: Kerasによる深層学習モデルについて
2. ハードウェア設計に向けた量子化検討（デモ＆解説）
3. Vista、Catapultによるハードウェア実装（デモ＆解説）

Q&A

<span style="font-size:11px;">※ セッション内容は予告なく変更される場合がございます。あらかじめご了承ください。</span>

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>ウェビナーで学べること</strong></span>

• Pythonによる深層学習モデルの高位合成を利用したハードウェア化の基礎
• Catapultによる高度な高位設計＆検証手法
• C++ベースの高位設計、高位検証でのビット精度検証手法

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>対象</strong></span>

• AI/Deep Learningの効率的なハードウェア実装を必要とする方
• RTL設計よりも速い設計サイクルと低い検証コストを必要とする方
• 設計生産性を向上させる必要があるRTL設計・検証担当者
• RTLだけでは競争に勝てないかもしれないと懸念しているRTL設計者
• アルゴリズム開発者
• ハードウェア開発者

<hr />