ライブ・ウェビナー

Discovery 2024 - Part 6: リアルな構造での設計検証を実現する! SI解析のためのスタックアップデザインとは?

2024年8月7日 05:00 協定世界時

共有

Discovery 2024 - Part 6: リアルな構造での設計検証を実現する! SI解析のためのスタックアップデザインとは?

モデルベース・エンジニアリング(MBE)では、デジタルツインおよびデジタルスレッドを設計フロー全体を通して実現することが不可欠となります。このようなデジタル・トランスフォーメーション(DX)の実現には、様々な要素技術を統合していく必要があります。そこで、シーメンスが提供するプリント基板(PCB)設計および製造向けソリューションをご紹介するDiscoveryウェビナーシリーズでは、継続的に最新の要素技術に焦点を当てていきます。

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>概要</strong></span>

信号品質の精度検証のために基板データを使用したポスト解析を行いますが、その際に使われているスタックアップ構造は通常、製造メーカーから提供される基板の厚さと基材の物性情報のみが使用されます。

Z-Plannerを使用したスタックアップ・デザインでは、製造メーカーから提供された基材情報による検証だけでなく、豊富な材料ライブラリからさらに最適な材料を選定可能です。さらに、そのプレス状態を考慮したスタックアップをSI解析(HyperLynx)に取り込んでの設計検証を実現します。

本セッションでは、スタックアップとSI解析の検証プロセスの流れとその効果についてご紹介いたします。

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>プログラム</strong></span>

セッション: リアルな構造での設計検証を実現する! SI解析のためのスタックアップデザインとは?

Q&A

<span style="font-size:11px;">※ セッション内容は予告なく変更される場合がございます。あらかじめご了承ください。</span>

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>ウェビナーで学べること</strong></span>

  • スタックアップデザインの重要性
  • ポスト解析時のスタックアップ検証方法
  • Z-PlannerとHyperLynx SIの効果的な使い方

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>対象</strong></span>

  • 回路設計者、レイアウト設計者
  • 電気設計者、ハードウェア設計者
  • 基板解析専任者

<hr />

講演者の紹介

シーメンスEDA

眞篠 国素

フィールド・アプリケーション・エンジニア

眞篠 国素は、2019年にシーメンスEDAジャパン株式会社(旧メンター・グラフィックス・ジャパン株式会社)に入社し、現在は技術本部PCBソリューション部門にてフィールド・アプリケーション・エンジニアを務めています。検証系のツール(HyperLynxシリーズ)を主に担当していますが、最近ではスタックアッププランニングツールであるZ-PlannerやICパッケージ設計環境構築の支援も始めています。

関連情報