Discovery 2023 - Part 7: DDR4のPDNインピーダンスと解析と実測の相関性

モデルベース・エンジニアリング（MBE）では、デジタルツインおよびデジタルスレッドを設計フロー全体を通して実現することが不可欠となります。このようなデジタル・トランスフォーメーション（DX）の実現には、様々な要素技術を統合していく必要があります。そこで、シーメンスが提供するプリント基板（PCB）設計および製造向けソリューションをご紹介するDiscoveryウェビナーシリーズでは、継続的に最新の要素技術に焦点を当てていきます。

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>概要</strong></span>

品質の高い電子基板を作成するには、PDN解析による品質確認が重要な役割を果たします。解析により、設計している基板のPDNの性能を知ることができるだけでなく、どうしても多く配置してしまいがちなキャパシタの適切な数と位置を知ることができます。

本ウェビナーでは、DDR4を対象としたPDN解析の手本となるベスト・プラクティスをご提案いたします。適切なキャパシタの種類と位置について提案するHyperLynx PDN Decoupling Optimizerを使用すると、最終的なキャパシタを決定できるだけでなく、最適化によってどれだけのキャパシタを削減できたかを確認できます。さらに、Simcenter FLOEFDなどを併用して熱解析を行い、基板の温度を予測して電圧降下の解析を行う流れについてもご紹介いたします。

また、解析結果が正しいかを判断するために測定結果との比較したいと思うエンジニアも多いと思います。そこで、安価な測定器を使用してDDR4基板を実測した事例についても併せてご紹介いたします。

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>プログラム</strong></span>

• セッション: DDR4のPDNインピーダンスと解析と実測の相関性
• Q&A

<span style="font-size:11px;">※ セッション内容は予告なく変更される場合がございます。あらかじめご了承ください。</span>

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>ウェビナーで学べること</strong></span>

• DDR4のPDN解析におけるベスト・プラクティス
• 熱解析を併用した基板温度の予測と電圧降下の解析
• 解析と実測の相関性

<hr />
<span style="font-size:20px; color:#ec6602;"><strong>対象</strong></span>

• PCB設計者
• 電機システム設計者
• プロジェクトマネージャー
• 設計検証環境支援エンジニア、マネージャー

<hr />