登場から10年以上が経ち、現在ではIEEE標準となったUVM(Universal Verification Methodology)は、ダイナミック検証における重要な検証戦略として注目されています。UVMが目的とするところは、ブロックレベルからチップレベルまで、さらには異なるプロジェクト間でのテストベンチの再利用性を高め、検証効率を最大限に引き上げることです。しかし、OOP(オブジェクト指向プログラミング)の概念や豊富なクラスライブラリを学ぶコストの高さから、大規模なSoCプロジェクト以外では導入をためらうケースも少なくありません。一方で、UVMが提供する標準化された環境がもたらす再利用性向上の恩恵は、デザイン規模を問わず、短期間で派生品を複数開発するような、プロジェクトを横断して検証環境を構築する場面に寄与し、テストベンチ開発効率を大幅に高めることができます。
本ウェビナーでは、UVMの持つ機能がどのように検証プロセスを効率化するかについて詳しく解説し、実際のプロジェクトでUVMを適用するための具体的な方法を、サンプルコードを使ったケーススタディを交えてご紹介いたします。UVMの導入を検討しているがご自身のプロジェクトに適しているか確信が持てない方や、導入したものの期待通り効率化が実現できていないと感じている方に特におすすめの内容となっています。
<hr />
<span style="font-size:20px; color:#ec6602;"><strong>プログラム</strong></span>
セッション: UVMを活用した効率的な検証環境構築の実践
Q&A
<hr />
<span style="font-size:20px; color:#ec6602;"><strong>ウェビナーで学べること</strong></span>
<hr />
<span style="font-size:20px; color:#ec6602;"><strong>対象</strong></span>
<hr />

フィールド・アプリケーション・エンジニア
西沢 研人は、国内半導体メーカーを経て、2022年にシーメンスEDAジャパン株式会社に入社しました。Questa(Sim, Formal)を中心としたEDAのフロントエンド・ソリューションを応用し、お客様の設計・検証品質向上のご提案と支援を担当しています。
シーメンスEDAジャパン入社以前からデジタル設計・検証者として15年以上、仕様策定、RTL設計、機能検証から論理合成まで幅広い経験を有します。特に機能検証分野では、検証メソドロジを活用した効率的な検証環境の構築や、検証マネジメントに関わる課題の解決に取り組んでまいりました。