High-Level Synthesis Verification Technologies and Techniques
When designing with High-Level Synthesis (HLS) many have questions regarding verification. Waiting to verify until you have post-HLS RTL is too late and too inefficient. This session will describe applying known and trusted static, formal and dynamic approaches to verification performed at the C++ or SystemC HLS level of abstraction.
Relatore
David Aerne
Verification Technologist
Dave Aerne is a Verification Technologist within the Calypto Systems Division, focusing on HLV (High-Level Verification) solutions. His particular areas of expertise are the UVM and Verification IP. Prior to joining the EDA industry, he gained over 18 years of SoC Design and Verification experience in various roles at semiconductor companies and fabless startups. Dave received a BSCompE from the University of Illinois at Urbana-Champaign and a MSCompE from National Technological University in Fort Collins, Colorado.
Risorse correlate
Velocizzare i processi su larga scala grazie alla tecnologia di progettazione
Riduci il time-to-market utilizzando la tecnologia di progettazione del prodotto. Un design multidisciplinare guida contemporaneamente la progettazione meccanica, elettrica ed elettronica.
Software CAD di nuova generazione per la progettazione di veicoli pesanti
NX CAD unisce sistemi elettrici, meccanici e di controllo nell'unica vera piattaforma multidisciplinare disponibile con strumenti di automazione e convalida della progettazione dei veicoli integrati.
Trasformare digitalmente la progettazione delle apparecchiature utilizzando un software di progettazione tecnica
Il software di progettazione per le attrezzature pesanti consente operazioni autonome e ambienti di lavoro connessi. Maggiori informazioni.