High-Level Synthesis Verification Technologies and Techniques
When designing with High-Level Synthesis (HLS) many have questions regarding verification. Waiting to verify until you have post-HLS RTL is too late and too inefficient. This session will describe applying known and trusted static, formal and dynamic approaches to verification performed at the C++ or SystemC HLS level of abstraction.
Relatore
David Aerne
Verification Technologist
Dave Aerne is a Verification Technologist within the Calypto Systems Division, focusing on HLV (High-Level Verification) solutions. His particular areas of expertise are the UVM and Verification IP. Prior to joining the EDA industry, he gained over 18 years of SoC Design and Verification experience in various roles at semiconductor companies and fabless startups. Dave received a BSCompE from the University of Illinois at Urbana-Champaign and a MSCompE from National Technological University in Fort Collins, Colorado.
Risorse correlate
Video: Enterprise Recipe Management ottimizza il processo di sviluppo delle formule nel settore CPG
Trasforma e sviluppa le tue ricette in pochi minuti con Siemens Enterprise Recipe Management. Ottimizza la produzione e riduci i tempi di collaudo. Guarda il nostro video e trasforma ora il tuo processo di sviluppo delle formule.
Promuovere l'innovazione nel settore CPG con un software di gestione delle ricette e la trasformazione digitale
Il software di gestione delle ricette aumenta il tuo potenziale di ricerca e sviluppo, consentendoti di creare nuovi prodotti complessi. Maggiori informazioni.
Ottimizzare lo sviluppo delle formulazioni nella produzione di CPG
Partecipa al webinar e scopri come promuovere l’innovazione nella produzione di beni di consumo confezionati.