High-Level Synthesis & Advanced RTL Power Optimization – Are you still missing out?
We will look at how C++ and SystemC/MatchLib High-Level Synthesis is more than just converting SystemC to RTL. We’ll cover language choice, architecture exploration, power estimation and optimization that all work to deliver competitive RTL in a faster time with lower cost. For those still working in the RTL Design space, we will touch on our leading-edge technology for Power Optimization with PowerPro Designer and Optimizer. You won’t be first, but you don’t have to be last.
Relatore
Richard Langridge
AE Manager
Richard Langridge works for Siemens EDA as an Application Engineering Manager. Richard has more than 30 years of experience in EDA and design, ranging from RTL Synthesis and Low-Power to High-Level Synthesis (HLS) and Formal Methods. Richard manages Low-Power engagements in a variety of Semiconductor customers.
Risorse correlate
Accelerare il processo di sviluppo prodotto con simulazioni, test e generative design
Scopri come le PMI possono accelerare lo sviluppo dei prodotti utilizzando la simulazione e i test per migliorare il processo produttivo.
Progettazione guidata dalla simulazione: scopri come l'utilizzo anticipato della simulazione può velocizzare il processo di progettazione
La progettazione guidata dalla simulazione può migliorare i tuoi processi? Leggi l’infografica e scopri i vantaggi della progettazione guidata dalla simulazione.
L'era della progettazione guidata dalla simulazione è arrivata
L'era della progettazione guidata dalla simulazione è arrivata.