Discovery 2022 - Part 6: FPGAの多ピン化と複数のFPGA利用を背景としたI/Oの最適化アプローチの必然性
モデルベースエンジニアリング（MBE）の実現には、デジタルツインおよびデジタルスレッドをフロー全体を通して実現する必要があります。このようなデジタル・トランスフォーメーション（DX）の実現には、様々な要素技術を統合していく必要があります。そこで、シーメンスが提供するプリント基板（PCB）設計および製造向けソリューションをご紹介するDiscovery 2022シリーズでは、継続的に最新の要素技術に焦点を当てていきます。
フロー全体のDXには時間と手間がかかりますが、各要素技術の導入は比較的簡単に達成でき、かつ十分なリターンが、設計効率と設計品質の向上、設計コストの削減としてすぐに得られます。
プログラム
セッション: FPGAの多ピン化と複数のFPGA利用を背景としたI/Oの最適化アプローチの必然性
今日の強力で極めて多ピン数で構成されたFPGAは、製品のコストを削減しながら、機能を向上させるための重要な役割を担っています。しかし、製品仕様の複雑さが増すにつれ、これらのデバイスをプリント回路基板に統合する際には何百ものピンマッピ ングが必要となっており、これがPCB設計者に重大な課題として圧し掛かっています。
本ウェビナーでご紹介するXpeditionのI/O最適化テクノロジは、これらの課題に対応するために、FPGAオンボード統合プロセスを容易にする機能セットを提供します。回路図とPCBエンジニアを対象とした、I/Oオプティマイザーは、HDL設計環境とPCBでの物理的実装の間のインタフェースを提供し、市場投入までの時間と製造コストの両方を大幅に削減します。
Q&A
講演者の紹介
堀 伸之
シニア・アプリケーション・エンジニア
堀 伸之は、大学を卒業後、電気設計者としてキャリアをスタートしました。アナログ回路やスイッチング電源などの設計業務を数年間経験した後、国内のCADベンダーに転職しさらなる知見を深めました。2017年にシーメンスEDAジャパン株式会社（旧メンター・グラフィックス・ジャパン株式会社）に入社し、現在は技術本部PCBソリューション部門において、シニア・アプリケーション・エンジニアを務めています。