オンデマンド・ウェビナー
Siemens EDA Forum - CalibreによるIC物理設計効率向上ソリューション
プロセスノードの微細化、設計規模の増大により、IC設計者が多くの課題に直面しています。設計初期段階でのチップレベル検証実施は、設計後半の大幅な手戻りを予防するのに大変有効ですが、設計初期データ（ダーティデザイン）を用いた物理検証や回路検証には、検証時間の増大や、要求されるコンピューティングリソースの増加といった問題が内在しています。また、継続するデザインルールの増加と複雑化は、レイアウト設計時の物理検証イタレーション回数を増加させ、DRCクリーンなレイアウトを完成させるのに、より多くの時間が必要となっています。
シーメンスEDAのCalibre設計ソリューションは、その比類なき性能、精度および信頼性により、IC検証のデファクトスタンダードとしての地位を確立していますが、設計者の作業効率向上という観点からも多くの製品を提供しています。本ウェビナーでは、設計早期のダーティデザインに対する検証ソリューションとして、Calibre nmDRC ReconとCalibre nmLVS Recon、レイアウト設計効率化ソリューションとして、Calibre RealTime CustomとCalibre RealTime Digitalをご紹介いたします。
プログラム
セッション: CalibreによるIC物理設計効率向上ソリューション
- 設計早期の効率的な検証ソリューション
- Calibre nmDRC Reconのご紹介
- Calibre nmLVS Reconのご紹介
- レイアウト設計効率化
- Calibre RealTime Customのご紹介
- Calibre RealTime Digitalのご紹介
Q&A
ウェビナーが対象とする技術エリア
- IC設計
- ICレイアウト
- IC物理検証
- IC回路検証
対象
- レイアウト設計エンジニア
- P&R設計エンジニア
- 設計エンジニアリング マネージャー
- CADマネージャー
- CADエンジニア
講演者の紹介
シーメンスEDA
渡部 憲一
アプリケーション・エンジニア
渡部 憲一は長年、半導体設計やEDA分野に従事し、物理設計・検証業務に携わってきました。2009年にシーメンスEDAジャパン株式会社（旧メンター・グラフィックス・ジャパン株式会社）に入社し、現在は、Calibre担当アプリケーション・エンジニアとして、お客様の設計検証品質向上と生産性を上げるための提案や支援を担当しています。