High-Level Synthesis Verification Technologies and Techniques
When designing with High-Level Synthesis (HLS) many have questions regarding verification. Waiting to verify until you have post-HLS RTL is too late and too inefficient. This session will describe applying known and trusted static, formal and dynamic approaches to verification performed at the C++ or SystemC HLS level of abstraction.
À propos de l'intervenant
David Aerne
Verification Technologist
Dave Aerne is a Verification Technologist within the Calypto Systems Division, focusing on HLV (High-Level Verification) solutions. His particular areas of expertise are the UVM and Verification IP. Prior to joining the EDA industry, he gained over 18 years of SoC Design and Verification experience in various roles at semiconductor companies and fabless startups. Dave received a BSCompE from the University of Illinois at Urbana-Champaign and a MSCompE from National Technological University in Fort Collins, Colorado.
Ressources associées
Vidéo : Enterprise Recipe Management pour les produits de consommation emballés - Rationalisez votre processus de développement de recettes
Transformez l'élaboration de vos recettes avec Siemens Enterprise Recipe Management. Regardez la vidéo et découvrez comment rationaliser la production et réduire la durée des tests.
Innover grâce à un logiciel de gestion des recettes et à la transformation numérique
Le logiciel de gestion des recettes augmente votre potentiel de R&D, ce qui vous permet de créer de nouveaux produits complexes. En savoir plus.
Optimiser le développement des formulations dans la fabrication des produits de grande consommation
Apprenez à assurer l’efficacité de l’innovation de vos produits CPG en suivant ce webinaire qui traite de l’optimisation du développement des formulations.