webinar a la carta

High-Level Synthesis Verification Technologies and Techniques

Tiempo estimado de visualización: 17 minutos

Compartir

Picture of session's intro slide

When designing with High-Level Synthesis (HLS) many have questions regarding verification. Waiting to verify until you have post-HLS RTL is too late and too inefficient. This session will describe applying known and trusted static, formal and dynamic approaches to verification performed at the C++ or SystemC HLS level of abstraction.

Conoce al invitado

Siemens EDA

David Aerne

Verification Technologist

Dave Aerne is a Verification Technologist within the Calypto Systems Division, focusing on HLV (High-Level Verification) solutions. His particular areas of expertise are the UVM and Verification IP. Prior to joining the EDA industry, he gained over 18 years of SoC Design and Verification experience in various roles at semiconductor companies and fabless startups. Dave received a BSCompE from the University of Illinois at Urbana-Champaign and a MSCompE from National Technological University in Fort Collins, Colorado.

Recursos relacionados

Estrategias para optimizar la innovación de producto con las mejores herramientas de gestión de requisitos
Webinar

Estrategias para optimizar la innovación de producto con las mejores herramientas de gestión de requisitos

Obtenga más información sobre el papel fundamental de los requisito...

Toma la vía rápida con Teamcenter X SaaS PLM
Video

Toma la vía rápida con Teamcenter X SaaS PLM

Echa un vistazo al software como servicio de la gestión del ciclo de vida del producto (SaaS PLM), fácil de acceder y utilizar.

¿Qué es el PLM y por qué elegir el PLM en la nube?
Infographic

¿Qué es el PLM y por qué elegir el PLM en la nube?

¿Qué es el PLM? Descubra cómo comercializar productos innovadores gracias a Teamcenter X en la nube, rápido y rentable. Más información.