webinar a la carta

High-Level Synthesis Verification Technologies and Techniques

Tiempo estimado de visualización: 17 minutos

Compartir

Picture of session's intro slide

When designing with High-Level Synthesis (HLS) many have questions regarding verification. Waiting to verify until you have post-HLS RTL is too late and too inefficient. This session will describe applying known and trusted static, formal and dynamic approaches to verification performed at the C++ or SystemC HLS level of abstraction.

Conoce al invitado

Siemens EDA

David Aerne

Verification Technologist

Dave Aerne is a Verification Technologist within the Calypto Systems Division, focusing on HLV (High-Level Verification) solutions. His particular areas of expertise are the UVM and Verification IP. Prior to joining the EDA industry, he gained over 18 years of SoC Design and Verification experience in various roles at semiconductor companies and fabless startups. Dave received a BSCompE from the University of Illinois at Urbana-Champaign and a MSCompE from National Technological University in Fort Collins, Colorado.

Recursos relacionados

Acelera el desarrollo de productos con simulación, pruebas y diseño generativo
E-book

Acelera el desarrollo de productos con simulación, pruebas y diseño generativo

Descubre cómo las pymes pueden acelerar el desarrollo de productos mediante el uso de la simulación y pruebas para mejorar su proceso de fabricación.

Diseño basado en simulación 101: descubre cómo la simulación puede acelerar el proceso de diseño
Infographic

Diseño basado en simulación 101: descubre cómo la simulación puede acelerar el proceso de diseño

¿Puede el diseño basado en simulación mejorar tus procesos? Descubre las ventajas de la simulación en el diseño y el desarrollo en esta infografía.

La era del diseño basado en simulación ha llegado
Video

La era del diseño basado en simulación ha llegado

La era del diseño basado en simulación ha llegado.