Live Webinar

Tessent Test Solution 시작하기 - Memory and Logic Testing

June 22, 2022, 05:00 AM UTC
June 29, 2022, 05:00 AM UTC
July 6, 2022, 05:00 AM UTC
July 13, 2022, 05:00 AM UTC

Share

Tessent Test Solution 시작하기 - Memory and Logic Testing

Choose Webinar Time Slot

* 본 웨비나 시리즈는 기술 세션 + 데모 세션으로 진행됩니다.

Part 1. Tessent™ MemoryBIST

일시: 6월 22일(수) 오후 2시 (70분)

Tessent™ MemoryBIST는 칩에서 사용되는 메모리를 테스트하는 최적의 솔루션을 제공합니다. Tessent™ MemoryBIST는 실제 필드에서의 수많은 테스트 결과를 기반으로 공정별 최적의 메모리 테스트 알고리즘을 포함하고 있으며 최소한의 핀을 사용하여 효과적인 메모리 테스트를 진행할 수 있습니다. 본 과정에서는 Tessent™ MemoryBIST의 다음과 같은 이점을 소개할 예정입니다.

  • Bottom-up flow와 Flatten 어프로치를 사용하여 Tessent MemoryBIST를 구현합니다.
  • 공정 성숙도에 따라 최적의 테스트 알고리즘을 선택합니다.
  • 디자인 정보를 바탕으로 메모리 테스트 환경을 구성합니다.
  • Part 2. Tessent™ Scan and ATPG

    일시: 6월 29일(수) 오후 2시 (80분)

    Tessent™ Scan and ATPG는 스캔 회로를 통해 테스트 생성을 용이하게 하고 외부 테스터 사용을 줄일 수 있습니다. 칩의 복잡도가 증가하고 사이즈가 커져가는 환경에서 최소의 로직 증가와 최고의 테스트 효율을 통해 칩의 결합을 테스트하는 최적의 방안을 구현하실 수 있습니다. 또한 테스트 커버리지를 높이고, 테스트 퀄리티가 높은 패턴을 통해 테스트 비용을 줄일 수 있습니다. 본 과정에서는 Tessent™ Scan and ATPG의 다음과 같은 이점을 소개할 예정입니다.

  • Tessent Scan은 기존의 스캔 회로를 포함하는 설계에서 모든 표준 스캔 유형 또는 이들의 조합을 지원합니다.
  • Tessent ATPG는 테스트 벡터라고도 불리는 테스트 패턴을 제공하며, 이는 제조 테스트 과정에서 칩이 제대로 작동하는지 확인할 수 있습니다.
  • 테스트 패턴을 적용할 때 자동 테스트 장비(ATE)는 테스트 패턴에 포함된 무결함 출력을 ATE에서 측정한 실제 출력과 비교하여 회로에 제조상 결함이 없는지 확인합니다.
  • Tessent Scan과 ATPG 도구는 테스트 커버리지를 개선하기 위해 공통적인 목표를 향해 작동할 뿐만 아니라, 공통 용어, 내부 프로세스 및 설계 및 스캔 회로를 보는 방법과 같은 기타 도구 개념을 공유합니다.
  • Part 3. Tessent™ ATPG & Compression

    일시: 7월 6일(수) 오후 2시 (80분)

    Tessent™ TestKompress는 스캔 테스트에 있어 필수 요소인 압축 기술에 대한 IP와, 이를 이용한 ATPG를 가능하도록 해 주는 솔루션입니다. Tessent™ TestKompress에서 생성하는 IP인 EDT(Embedded Deterministic Test) 회로의 하드웨어 구성 및 특징에 대해 살펴보고, 실제 회로 구현 및 테스트에 있어 유용한 여러 가지 기능들에 대해 소개할 예정입니다.

  • Tessent TestKompress에서 생성하는 EDT의 구조와 스캔 압축을 통해 얻을 수 있는 이점에 대해 알아봅니다.
  • 오늘날 칩 디자인에 주로 사용되는 modular 및 hierarchical 구조에 적용하기 용이한 EDT의 특징들에 대해 알아봅니다.
  • 테스트 과정에서 발생하기 쉬운 power issue를 해결하기 위한 Tessent TestKompress의 ATPG 기술에 대해 알아봅니다.
  • Part 4. Tessent™ TKLBIST & MissionMode

    일시: 7월 13일(수) 오후 2시 (80분)

    Automotive, Aerospace, Medicine 과 같은 분야의 IC의 안전성은 매우 중요합니다. 이러한 IC의 신뢰성을 보장하기 위해 Tessent TKLBIST, Tessent MissionMode를 이용하여, 실제 Package 되어 동작하는 Device에서 내장된 BIST를 통한 Logic Test를 진행하여, IC의 결함을 monitoring 할 수 있도록 구현합니다.

  • Logic Test를 위한 Tessent TKLBIST를 알아보고 IP 구조 및 동작을 알아봅니다.
  • Tessent MissionMode를 통하여 In-System test 방법에 대해 알아봅니다.
  • 어떠한 방식으로 DFT Implementation 되는지 Work Flow를 확인합니다.
  • Meet the speakers

    Siemens EDA

    홍원기 부장

    Sr. Corporate Application Engineer

    홍원기 부장은 Sr. Corporate Application Engineer로서, Siemens EDA의 Design-For-Testability solution인 Tessent product의 기술지원 업무를 담당하고 있습니다. Memory BIST와 TMB failure diagnosis를 지원하는 SiliconInsight, TestKompress를 사용한 Scan architecture 구축과 Logic BIST 까지 Tessent DFT의 전반적인 feature에 대하여 지원하고 있습니다.

    Siemens EDA

    이윤동 차장

    Application Engineer Consultant

    이윤동 차장은 현재 Application Engineer Consultant 로서, Siemens EDA의 Design-For-Testability solution인 Tessent product의 기술지원 업무를 담당하고 있습니다.
    특히 SCAN and ATPG 와 관련한 Tessent TestKompress 에 전문성을 갖고 여러 고객 과제를 지원해 온 이력이 있습니다.

    Siemens EDA

    김인철 이사

    AE Manager

    김인철 이사는 DFT와 테스트 분야에서 박사 학위 포함 17년 이상의 경험을 가지고, 현재는 Siemens EDA Korea의 Tessent 팀의 AE manager로 기술 지원을 담당하고 있습니다. TestKompress, Diagnosis, LogicBIST, MemoryBIST, MissionMode 등 전반적인 Tessent product들에 대한 경험을 가지고 국내 여러 고객들을 지원하고 있습니다.

    Siemens EDA

    정상환 과장

    Sr. Application Engineer

    정상환 과장은 현재 Sr. Application Engineer로서, Siemens EDA의 Design-For-Testability solution인 Tessent product의 기술지원 업무를 담당하고 있습니다. 특히 최근에 각광받고 있는 automotive solution와 관련한 Tessent LogicBIST와 Tessent MissionMode에 전문성을 갖고 여러 고객 과제를 지원해 온 이력이 있습니다.

    Related resources