High-Level Synthesis & Advanced RTL Power Optimization – Are you still missing out?
We will look at how C++ and SystemC/MatchLib High-Level Synthesis is more than just converting SystemC to RTL. We’ll cover language choice, architecture exploration, power estimation and optimization that all work to deliver competitive RTL in a faster time with lower cost. For those still working in the RTL Design space, we will touch on our leading-edge technology for Power Optimization with PowerPro Designer and Optimizer. You won’t be first, but you don’t have to be last.
Seznamte se s přednášejícím
Richard Langridge
AE Manager
Richard Langridge works for Siemens EDA as an Application Engineering Manager. Richard has more than 30 years of experience in EDA and design, ranging from RTL Synthesis and Low-Power to High-Level Synthesis (HLS) and Formal Methods. Richard manages Low-Power engagements in a variety of Semiconductor customers.
Související zdroje informací
Urychlení vývoje výrobků pomocí simulace a testování a generativního návrhu
Zjistěte, jak mohou malé a střední podniky urychlit vývoj výrobků pomocí simulací a testování, aby zlepšily své výrobní procesy.
Úvod k návrhu řízenému simulací – zjistěte, jak používání simulací v raných fázích může urychlit proces návrhu
Může návrh řízený simulací zlepšit vaše procesy? V této podrobné infografice se dozvíte o výhodách simulace při návrhu a vývoji.
Přichází éra konstrukce řízené simulací.
Přichází éra konstrukce řízené simulací.