Siemens EDA Forum - RISC-VコアとSoCのインテグリティを保証するために
オープンなRISC-Vプロセッサ・アーキテクチャは、IPとシステムオンチップ（SoC）の世界から大きな関心が寄せられ、業界では多くの活動が進行中です。しかし、RISC-Vコア・プロセッサ・アーキテクチャとその実装については、機能的な正確さ、安全性、セキュリティ、信頼性など、デザイン・インテグリティ、整合性をあらゆる面から検証する必要があります。
RISC-Vコアの開発者は、コアがインテグリティに関する基準を完全に満たしていることを検証する必要があります。しかしRISC-V設計の検証は、RISC-V ISA（Instruction Set Architecture）の豊富なオプション機能、インプリメンテーションの柔軟性、さらにインストラクションの拡張が可能であるため、特に困難です。一方、RISC-Vコアを活用するSoC開発者も、利用するRISC-VコアがSoCの要求基準を満たしているかの確認が必要となります。利用者サイドであるSoC開発者が、RISC-Vコアレベルの検証ステップを再実行することが必要になるかも知れません。当然、RISC-VコアがSoCレベルに適切に統合され、 要求するデザイン・インテグリティの基準を満たしているか検証も必要です。
本ウェビナーでは、RISC-Vの背景、検証の課題とシーメンスEDAのフォーマル検証手法を適用したRISC-Vインテグリティ検証ソリューションをご紹介いたします。それぞれの検証コンポーネントが、RISC-Vプロセッサ・コアとフルチップSoCの両レベルでデザインのインテグリティの全ての側面を検証する方法について説明いたします。最後に、オープンソース実装で提供されているRISC-VコアおよびSoC設計において、RISC-Vインテグリティ検証ソリューションが発見したいくつかの問題についてもご紹介いたします。
プログラム
セッション: RISC-VコアとSoCのインテグリティを保証するために
- RISC-Vの背景
- RISC-V検証の課題
- 設計の健全性の検証
- 機能的正しさの検証
- 安全・安心・信頼性の検証
- SoCレベルの検証
- オープンコアデザインでの成果
Q&A
ウェビナーで学べること
- RISC-V検証の課題
- RISC-Vインテグリティ検証ソリューション
対象
- 検証エンジニア、マネージャー
- ハードウェア設計エンジニア、マネージャー
- 設計検証環境支援エンジニア、マネージャー
講演者の紹介
土田 英一
シニア・アプリケーション・エンジニア
土田 英一は、2016年にシーメンスEDAジャパン株式会社（旧メンター・グラフィックス・ジャパン株式会社）に入社しました。以来、SystemC仮想技術、Questa機能検証技術に携わっています。シーメンス入社以前は、EDAベンダに勤務し、長年に渡り、開発エンジニア、アプリケーション・エンジニア、設計環境コンサルタントとしての職務に従事。お客様の設計・検証の質と生産性を上げるための解析、提案、施策、支援を担当し、効率的な設計環境の構築による設計生産性の向上に貢献していました。